|
题名:
|
基于Verilog HDL与Cadence的数字系统设计技术 / 解本巨 , |
|
ISBN:
|
978-7-302-31470-7 价格： 0.00 |
|
载体形态:
|
262页 26cm |
|
出版发行:
|
出版地： 北京 出版社： 清华大学出版社 出版日期： 20130101 |
|
内容提要:
|
本书的技术开发以逻辑代数的运算、定理和化简方法为理论指导，研究原理图设计方法，引入FPGA的开发软件QuartusⅡ9.1，在其中利用VerilogHDL设计实现电路常用芯片的开发，可以在不必了解芯片内部工作原理的基础上，通过程序设计者的硬件行为描述获得芯片及引脚的相关信息。 |
|
主题词:
|
可编程序逻辑阵列 |
|
中图分类法:
|
TP332.1 版次： |