|
题名:
|
Verilog HDL数字系统设计 / 王建民, 田晓华, 江晓琳 , |
|
ISBN:
|
978-7-5603-6721-7 价格： 0.00 |
|
载体形态:
|
380页 26cm |
|
出版发行:
|
出版地： 哈尔滨 出版社： 哈尔滨工业大学出版社 出版日期： 20170001 |
|
内容提要:
|
本书通过大量完整的实例介绍基于Verilog HDL进行数字系统设计的基本原理、概念和方法。全书重点关注基于HDL的寄存器传输级 (Register Transfe Level, RTL) 数字系统设计, 主要内容包括数字电路基础回顾、组合逻辑电路设计、规则时序逻辑电路、有限状态机以及FSMD的设计。本书所有代码兼容Verilog HDL IEEE 1364-21标准。 |
|
主题词:
|
硬件描述语言 |
|
中图分类法:
|
TP312 版次： |